

대한민국특허청
KOREAN INTELLECTUAL
PROPERTY OFFICE


별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원번호 : 10-2002-0073206
Application Number

출원년월일 : 2002년 11월 22일
Date of Application NOV 22, 2002


출원인 : 엘지.필립스 엘시디 주식회사
Applicant(s) LG.PHILIPS LCD CO., LTD.



2003 년 04 월 03 일

특허청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【참조번호】	0003
【제출일자】	2002.11.22
【국제특허분류】	G02F 1/136
【발명의 명칭】	패턴형성방법 및 이를 이용한 전기소자 제조방법
【발명의 영문명칭】	METAL PATTERN FABRICATING METHOD AND ELECTRIC DEVICE FABRICATING METHOD USING THEREOF
【출원인】	
【명칭】	엘지 .필립스 엘시디 주식회사
【출원인코드】	1-1998-101865-5
【대리인】	
【성명】	박장원
【대리인코드】	9-1998-000202-3
【포괄위임등록번호】	1999-055150-5
【발명자】	
【성명의 국문표기】	조규철
【성명의 영문표기】	J0, Gyoo Chul
【주민등록번호】	691010-1807618
【우편번호】	435-050
【주소】	경기도 군포시 금정동 875 퇴계아파트 353동 1602호
【국적】	KR
【발명자】	
【성명의 국문표기】	채기성
【성명의 영문표기】	CHAE, Ki Sung
【주민등록번호】	630125-1143617
【우편번호】	406-130
【주소】	인천광역시 연수구 동춘동 한양1차아파트 111동 607호
【국적】	KR
【발명자】	
【성명의 국문표기】	황용섭
【성명의 영문표기】	HWANG, Yong Sup

【주민등록번호】 741218-1674515
【우편번호】 440-300
【주소】 경기도 수원시 장안구 정자동 동신아파트 207동 804호
【국적】 KR
【취지】 특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 디
리인 박장
원 (인)

【수수료】

【기본출원료】	20	면	29,000	원
【가산출원료】	30	면	30,000	원
【우선권주장료】	0	건	0	원
【심사청구료】	0	항	0	원
【합계】	59,000	원		

【첨부서류】 1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명의 패턴형성방법은 기판상에 에칭대상층을 형성하는 단계와, Ti층을 형성하는 단계와, 상기 Ti층의 일부 영역을 산화시켜 Ti_{0x}층을 형성하는 단계와, 상기 Ti층을 에칭하여 Ti_{0x}패턴을 형성하는 단계와, 상기 Ti_{0x}패턴으로 에칭대상층을 블로킹한 상태에서 상기 에칭대상층을 에칭하는 단계와, 상기 Ti_{0x}패턴을 에칭하는 단계로 구성된다.

【대표도】

도 2c

【색인어】

패턴, Ti, Ti_{0x}, 소수성, 친수성, 에칭

【명세서】

【발명의 명칭】

패턴형성방법 및 이를 이용한 전기소자 제조방법 {METAL PATTERN FABRICATING METHOD AND ELECTRIC DEVICE FABRICATING METHOD USING THEREOF}

【도면의 간단한 설명】

도 1a~도 1f은 종래 패턴형성방법을 나타내는 도면.

도 2a~도 2f는 본 발명의 일실시예에 따른 패턴형성방법을 나타내는 도면.

도 3은 본 발명에 따라 제작된 실제 패턴의 확대 형상을 나타내는 도면.

도 4a~도 4f는 본 발명의 다른 실시예에 따른 패턴형성방법을 나타내는 도면.

도 5는 자외선 조사시간과 접촉각의 관계를 나타내는 그래프.

도 6은 일반적인 액정표시소자의 평면도

도 7은 도 6의 I-I'선 단면도.

도 8a~도 8g은 본 발명에 따른 패턴형성방법이 적용된 액정표시소자 제조방법.

도 9a~도 9f는 본 발명에 따른 패턴형성방법이 적용된 반도체소자 제조방법.

* 도면의 주요부분에 대한 부호의 설명 *

101, 201 : 기판

103, 203 : 금속층

107, 207 : 마스트

110, 210 : Ti층

110a, 210a : TiO_x패턴

353 : TFT

354, 454 : 게이트전극

356 : 소스전극

357 : 드레인전극

362, 462 : 게이트절연층

359 : 화소전극

372 : 블랙매트릭스

374 : 컬러필터층

380 : 액정층

456 : 소스영역

457 : 드레인영역

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<19> 본 발명은 패턴형성방법에 관한 것으로, 특히 공정이 간단하고 비용이 절감되는 패턴형성방법 및 이를 이용한 전기소자 제조방법에 관한 것이다.

<20> 반도체소자의 패턴공정은 소자의 특성을 좌우하는 요소일 뿐만 아니라 소자의 성능과 용량을 결정하는 중요한 요소이다. 근래, 반도체소자의 성능을 향상시키기 위한 여러 가지 노력이 이루어지고 있지만, 특히 미세금속패턴(회로패턴)을 형성하여 반도체소자의 성능을 향상시키는 연구가 활발하게 이루어지고 있다.

<21> 패턴형성공정은 반도체소자에서만 있는 것은 아니다. 인쇄회로기판(Printed Circuit Board), 액정표시소자(Liquid Crystal Display device)나 PDP(Plasma Display Panel)과 같은 평판표시소자(Flat Panel Display device) 등에도 상기 패턴형성공정은 필수적으로 사용된다.

<22> 패턴을 형성하기 위한 많은 연구가 진행되고 있지만, 현재 알려진 가장 효율적인 패턴형성공정은 포토레지스트(photoresist)를 이용한 공정으로, 상기 공정이 도 1a~도 1f에 도시되어 있다.

<23> 도 1a에 도시된 바와 같이, 유리와 같은 절연물질 또는 반도체물질로 이루어진 기판(1) 위에 형성된 금속층(3a)위에 감광성물질인 포토레지스트를 적층하여 포토레지스트층(5a)을 형성한 후, 도 1b에 도시된 바와 같이 상기 포토레지스트층(5a)을 베이킹(baking)한다. 이어서, 도 1c에 도시된 바와 같이, 상기 포토레지스트층(5a) 위에 마스크(mask)를 위치시킨 후 자외선(UV)과 같은 광을 조사한다. 통상적으로 포토레지스트는 양성(positive) 포토레지스트와 음성(negative) 포토레지스트가 존재하지만, 여기에서는 설명의 편의상 음성 포토레지스트를 사용한 경우만을 설명한다. 자외선이 조사됨에 따라 자외선이 조사된 영역의 포토레지스트는 그 화학적 구조가 변하게 되어, 현상액을 작용하면 자외선이 조사되지 않은 영역의 포토레지스트가 제거되어 도 1d에 도시된 바와 같은 포토레지스트패턴(5)이 형성된다.

<24> 도 1e에 도시된 바와 같이, 상기 포토레지스트패턴(5)으로 금속층(3a)의 일부를 블로킹(blocking)한 상태에서 에칭액을 작용하면, 포토레지스트패턴(5) 하부를 제외한 나머지 부분의 금속이 제거된다. 그 후, 도 1f에 도시된 바와 같이 스트리퍼(stripiper)를 작용하여 상기 포토레지스트패턴(5)을 제거하면, 기판(1) 위에는 금속패턴(3)만이 남게 된다.

<25> 상기와 같은 포토레지스트를 이용한 금속패턴 형성방법에서는 다음과 같은 문제가 존재한다.

<26> 첫째, 제조공정이 복잡하게 된다. 상술한 바와 같이, 포토레지스트패턴은 포토레지스트 도포, 베이킹, 노광, 현상을 거쳐 형성된다. 따라서, 제조공정이 복잡하게 된다. 더욱이, 포토레지스트를 베이킹하기 위해서는 특정 온도에서 실행되는 소프트베이킹 공

정과 상기 소프트베이킹 온도 보다 높은 온도에서 실행되는 하드베이킹 공정을 거쳐야만 하기 때문에, 공정이 더욱 복잡하게 된다.

<27> 둘째, 제조비용이 상승한다는 것이다. 통상적으로 트랜지스터와 같이 복수개의 패턴(혹은 전극)으로 이루어진 전기소자공정에서는 하나의 패턴을 형성하기 위해 포토레지스트공정이 진행되고, 다른 패턴을 형성하기 위해 또 다른 포토레지스트공정이 진행되어야만 한다. 이것은 제조라인에서 각 패턴라인 사이마다 고가의 포토레지스트 공정라인 이 필요하다는 것을 의미한다. 따라서, 전기소자의 제작시 제조비용이 상승하게 된다. 예를 들어, 박막트랜지스터(Thin Film Transistor) 제작시, 포토레지스트공정의 비용이 총 비용의 약 40~45%를 차지하게 된다.

<28> 셋째, 환경을 오염시킨다는 것이다. 일반적으로 포토레지스트의 도포는 스펀코팅에 의해 이루어지기 때문에, 도포시 폐기되는 포토레지스트가 많게 된다. 이러한 포토레지스트의 폐기는 전기소자의 제조비용을 증가시키는 요인인 될 뿐만 아니라 폐기되는 포토레지스트에 의해 환경이 오염되는 원인도 되는 것이다.

<29> 넷째, 전기제품에 불량이 발생한다는 것이다. 스펀코팅에 의한 포토레지스트층의 형성은 정확한 층의 두께를 제어하기가 힘들다. 따라서, 포토레지스트층이 불균일하게 형성되어 패턴형성시 패턴의 표면에는 미제거된(non-stripped) 포토레지스트가 잔류하게 되며, 이것은 전기소자에 불량이 발생하는 원인이 된다.

【발명이 이루고자 하는 기술적 과제】

<30> 본 발명은 상기한 점을 감안하여 이루어진 것으로, 에칭대상층 위에 형성되는 Ti금속의 일부에 광을 조사하여 Ti_{0x}막을 형성한 후 그 에칭속도차에 의해 에칭대상층을 패턴을 형성하는 패턴형성방법을 제공하는 것을 목적으로 한다.

<31> 본 발명의 다른 목적은 에칭대상층 위에 형성되는 소수특성의 Ti₀₂일부에 광을 조사하여 친수특성으로 변환시킨 후 그 표면특성 차이에 의해 에칭대상층을 패턴을 형성하는 패턴형성방법을 제공하는 것을 목적으로 한다.

<32> 본 발명의 또 다른 목적은 상기 패턴형성방법을 적용함으로써 제조공정이 단순화되고 제조비용을 절감할 수 있는 액정표시소자 제조방법을 제공하는 것이다.

<33> 본 발명의 또 다른 목적은 상기 패턴형성방법을 적용함으로써 제조공정이 단순화되고 제조비용을 절감할 수 있는 반도체소자 제조방법을 제공하는 것이다.

<34> 상기한 목적을 달성하기 위해, 본 발명의 일관점에 따른 패턴형성방법은 기판상에 에칭대상층을 형성하는 단계와, 상기 에칭대상층 위에 Ti층을 형성하는 단계와, 마스크를 이용하여 상기 Ti층의 일부 영역에 광을 조사하여 Ti_{0x}층을 형성하는 단계와, 상기 Ti를 에칭하여 Ti_{0x}패턴을 형성하는 단계와, 상기 Ti_{0x}패턴으로 에칭대상층을 블로킹한 상태에서 상기 에칭대상층을 에칭하는 단계와, 상기 Ti_{0x}패턴을 에칭하는 단계로 구성된다.

<35> 상기 광이 조사됨에 따라 상기 Ti가 산화되어 Ti_{0x}층이 형성되며, Ti층은 HF와 같은 산이나 Cl₂가스 혹은 Cl₂ 혼합가스에 의해 에칭되고 Ti_{0x}층은 H₂SO₄나 알칼리계 에칭액, 혹은 Cl₂/N₂가스나 CF₄/Cl₂가스에 의해 에칭된다.

<36> 에칭대상층은 금속층, 절연층, 반도체층을 포함하며, 상기 Ti층은 에칭대상층과 동일한 공정에서 형성되므로 제조공정이 단순화되고 제조비용을 절감할 수 있게 된다.

<37> 본 발명의 또 다른 관점에 따른 패턴형성방법은 기판상에 에칭대상층을 형성하는 단계와, 상기 에칭대상층 위에 제1영역 및 제2영역으로 이루어진 TiO_2 층을 형성하는 단계와, 마스크를 이용하여 상기 TiO_2 층의 제1영역에 광을 조사하는 단계와, 제2영역의 TiO_2 층을 에칭하는 단계와, 상기 제1영역의 TiO_2 층으로 에칭대상층을 블로킹한 상태에서 상기 에칭대상층을 에칭하는 단계와, 상기 제1영역의 TiO_2 층을 에칭하는 단계로 구성된다.

<38> 상기 TiO_2 층은 에칭대상층 위에 TiO_2 를 직접 적층하거나 에칭대상층 위에 Ti를 적층한 후 상기 Ti층을 산화시킴으로써 이루어진다. 광이 조사됨에 따라 소수성을 갖는 제1영역의 TiO_2 표면이 친수성으로 변환되며, 상기 제2영역의 TiO_2 층은 H_2SO_4 나 알칼리계 에칭액에 의해 에치되고 제1영역의 TiO_2 층은 Cl_2/N_2 가스나 CF_4/Cl_2 가스에 의해 에칭된다.

<39> 또한, 상기 패턴형성방법을 이용한 액정표시소자 제조방법은 기판을 제공하는 단계와, 금속마스킹층을 이용하여 기판위에 게이트전극을 형성하는 단계와, 상기 기판위에 게이트절연층을 적층하는 단계와, 금속마스킹층을 이용하여 게이트절연층 위에 반도체층을 형성하는 단계와, 금속마스킹층을 이용하여 상기 반도체층 위에 소스/드레인전극을 형성하는 단계와, 상기 기판 전체에 걸쳐서 보호층을 형성하는 단계와, 상기 보호층 위에 화소전극을 적층하는 단계로 구성된다.

<40> 상기 금속마스킹층은 Ti 또는 TiO_2 로 이루어지는데, Ti로 이루어진 경우, 상기 게이트전극을 형성하는 단계는 기판위에 금속층을 형성하는 단계와, 상기 금속층 위에 Ti

로 이루어진 금속마스킹층을 형성하는 단계와, 마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 TiO_x 층으로 산화시키는 단계와, 산화되지 않은 금속마스킹층을 에칭하는 단계와, 상기 TiO_x 층을 이용하여 상기 금속층을 에칭한 후 상기 TiO_x 층을 제거하여 게이트전극을 형성하는 단계로 이루어진다.

<41> 상기 게이트전극 이외의 반도체층, 소스/드레인전극 및 화소전극 역시 상기 방법과 거의 유사한 방법에 의해 형성된다.

<42> 또한, 금속마스킹층이 TiO_2 로 이루어진 경우, 게이트전극을 형성하는 단계는 기판 위에 금속층을 형성하는 단계와, 상기 금속층 위에 TiO_2 로 이루어진 금속마스킹층을 형성하는 단계와, 마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 소수특성을 친수특성으로 변환시키는 단계와, 소수특성의 마스킹층을 에칭하는 단계와, 상기 친수특성의 금속마스킹층을 이용하여 상기 금속층을 에칭한 후 상기 금속마스킹층을 제거하여 게이트전극을 형성하는 단계로 구성된다.

<43> 그리고, 본 발명의 패턴형성방법을 이용한 반도체소자 제조방법은 반도체기판상에 절연층을 적층하는 단계와, 상기 절연층 위에 금속층을 형성하는 단계와, 상기 금속층 위에 Ti 층을 형성하는 단계와, 마스크를 이용하여 상기 Ti 층의 일부에 광을 조사해서 TiO_x 으로 산화시키는 단계와, 산화되지 않은 Ti 층을 에칭하여 TiO_x 패턴을 형성하는 단계와, 상기 TiO_x 패턴을 이용하여 금속층을 에칭하고 TiO_x 패턴을 제거하여 게이트전극을 형성하는 단계와, 상기 반도체기판에 이온을 주입하여 소스/드레인영역을 형성하는 단계로 구성된다.

【발명의 구성 및 작용】

<44> 본 발명에서는 금속을 사용하여 패턴을 형성한다. 본 발명에서는 패턴을 형성을 위해 에칭대상층을 블로킹하는 물질로서, 종래의 포토레지스트 대신에 금속을 사용하는 것이다. 다시 말해서, 에칭대상층 위에 형성된 금속을 에칭하여 금속패턴을 형성한 후 상기 에칭대상층의 일부를 마스킹하는 금속패턴을 이용하여 에칭을 실행함으로써 원하는 패턴을 형성하는 것이다.

<45> 본 발명에서는 산화되어 금속산화물을 형성하는 금속이 사용된다. 이러한 금속산화물은 대기중이나 산소분위기에서 금속에 에너지를 가해짐으로써 형성되는데, 금속산화물과 금속 사이에는 에칭선택비가 다르거나 혹은 작용하는 현상액 혹은 에칭가스가 다르기 때문에, 적절한 현상액 혹은 에칭가스를 선택하여 원하는 물질(금속 또는 금속산화물)을 에칭할 수 있게 된다. 또한, 금속산화물은 광이 조사됨에 따라 표면의 성질이 소수성에서 친수성으로 변하기 때문에, 적절한 현상액의 선택함에 따라 원하는 패턴을 얻을 수 있게 된다.

<46> 금속으로는 주로 Ti를 사용한다. 일반적으로 Ti는 공기중에서는 안정되나 공기중이나 산소분위기에서 가열되면 TiO_x로 된다는 사실이 알려져 있다. 상기 Ti와 TiO_x는 선택비가 다르기 때문에, Ti의 일정 영역을 산화시켜 TiO_x를 형성한 후 특정 성격의 현상액을 작용시키며, TiO_x 패턴을 형성할 수 있게 된다. 또한, 소수성의 TiO_x는 특정 광의 광이 조사되면, 그 표면의 성질이 변환되어 친수성을 갖는다는 사실이 알려져 있다. 따라서, 이러한 친수성과 소수성의 특성차이를 이용하면 특정 패턴의 TiO_x패턴을 형성할 수 있게 된다. 상기와 같이, 얻어진 TiO_x패턴을 이용하여 금속층을 에칭하여 원하는 패턴을 형성하는 것이다.

<47> 상기와 같은 본 발명의 패턴형성방법은 Ti와 Ti_{0x}를 마스킹층(masking layer)로 사용하여 다양한 박막을 패터닝하는데 사용될 수 있다. 예를 들어, 반도체소자와 표시소자와의 각종 전극이나 배선, 절연패턴, 반도체패턴, 화소전극 등등은 본 발명의 패턴형성방법에 의해 제작될 것이다. 이때, 상기 마스킹층이라는 용어는 예칭대상층의 일부를 상기 Ti와 Ti_{0x}로 마스킹하는 것을 의미하는 것이다.

<48> 이하, 첨부한 도면을 참조하여 본 발명에 따른 금속패턴 형성방법에 대해 더욱 상세히 설명한다.

<49> 도 2a~도 2f는 본 발명의 일실시예에 따른 패턴형성방법을 나타내는 도면이다. 이 때, 패턴은 금속패턴을 예를 들어 설명한다. 실제로 형성되는 패턴은 전극과 같은 금속패턴, 반도체패턴, 절연패턴 등과 같이 다양하지만, 상기 도면에서는 금속패턴형성방법을 예를 들어 설명한다.

<50> 도 2a에 도시된 바와 같이, 유리와 같은 절연물질 또는 반도체물질로 이루어진 기판(101) 위에 금속층(103a)을 형성한 후 그 위에 Ti층(110)을 형성한다. 상기 Ti층(110)은 증착(evaporation)이나 스퍼터링(sputtering)방법에 의해 형성되는 것으로, 상기 금속층(103a)과 동일한 장비 및 공정(동일한 조건과 동일한 분위기 등)에서 형성된다. 이어서, 도 2b에 도시된 바와 같이, 마스크(107)로 금속패턴이 형성될 영역을 제외한 나머지 영역을 블로킹한 상태에서 자외선이나 레이저와 같은 광을 조사한다. 광의 조사는 곧 Ti층(100)으로의 에너지 인가를 의미한다. 이때, 상기 자외선 혹은 레이저의 조사는 대기 또는 산소분위기에서 이루어지기 때문에, 상기 조사에 의해 Ti층(100)이 산화되기 시작한다. Ti의 산화는 그 표면부터 산화되기 시작하며, 시간이 경과함에 따라 Ti층(100)

전체가 산화되어, 결국 도 2c에 도시된 바와 같이 금속패턴이 형성될 영역에는 TiO_x 층 (100a)이 형성된다.

<51> 이후, 도 2d에 도시된 바와 같이, 상기 Ti 층(100b)를 제거하여 특정 형상의 TiO_x 층 (110a), 즉 TiO_x 패턴을 형성한다. 상기 Ti 층(100b)의 제거는 습식식각방법(wet etching process) 또는 건식식각방법(dry etching process)에 의해 이루어진다. 습식식각방법에서는 현상액으로 주로 HF와 같은 산을 사용한다. 상기 HF는 TiO_x 와는 반응하지 않지만 Ti 와는 반응해서 TiF 를 형성하여 제거되기 때문에, 상기와 같은 산을 작용시킴에 따라 Ti 만 에칭되어 금속층(103) 위에는 도 2d에 도시된 바와 같이 TiO_x 패턴(110a)만이 남아 있게 된다. 이때, Ti 를 에칭하기 위해 HF 이외의 다른 산을 사용할 수도 있지만, H_2SO_4 는 사용하지 않는 것이 바람직하다. 그 이유는 Ti 가 SO_4^{2-} 이온과는 반응하지 않기 때문이다.

<52> 건식식각방법을 사용하는 경우, Cl_2 가스나 $CF_4/Cl_2/O_2$ 가스와 같은 Cl_2 혼합가스에 대한 TiO_x 의 에칭속도가 Ti 의 에칭속도에 비해 훨씬 낮기 때문에 에칭가스로는 Cl_2 가스나 Cl_2 혼합가스를 주로 사용한다.

<53> 이후, 금속층(103)을 습식식각방법이나 건식식각방법에 의해 에칭하면, 상기 TiO_x 패턴(110a)이 에칭액(습식식각방법의 경우)이나 에칭가스(건식식각방법의 경우)를 볼로 킹하여, 도 2e에 도시된 바와 같이 TiO_x 패턴(110a) 하부의 금속을 제외한 나머지 금속이 제거된다. 이어서, 도 2f에 도시된 바와 같이, 상기 TiO_x 패턴(110a)을 에칭하여 원하는 금속패턴(103a)을 형성한다. 이때, 상기 TiO_x 패턴(110a) 역시 습식식각방법 및 건식식각

방법에 의해 에칭될 수 있다. 습식식각방법의 경우 H_2SO_4 (SO_4 이온이 TiO_x 와 반응하여 제거되므로)를 사용하고 건식식각방법의 경우 Cl_2/N_2 가스 혹은 CF_4/Cl_2 가스를 사용한다.

<54> 상기한 방법에 의해 원하는 패턴을 얻을 수 있게 된다. 도 3a~도 3c에 상기 방법에 의해 형성된 패턴의 확대사진이 도시되어 있다. 상기 사진상의 패턴은 TiO_x /에칭대상 패턴을 나타내는 것이다. 도면에서, 도 3a는 유리 위에 $TiO_x/SiNx$ 와 같은 절연층을 패턴 낸 사진이고 도 3b는 절연층 위에 형성된 $TiO_x/a-Si$ 패턴을 나타내는 사진이며, 도 3c는 기판상에 형성된 TiO_x/ITO (Indium Tin Oxide)패턴을 나타내는 사진이다. 상기 사진에 도시된 바와 같이, 본 발명에 따른 방법에 의해 절연물질, 반도체, 금속 등의 다양한 패턴을 얻을 수 있었다.

<55> 또한, 본 발명은 TiO_x 와 같은 금속산화물의 소수특성 및 친수특성에 의해 패턴을 형성할 수도 있다. 이러한 방법이 도 4a~4f에 도시되어 있다. 이때에도 TiO_x 금속산화물을 사용하며 다양한 종류의 패턴중에서 금속패턴 형성방법을 예로서 설명한다.

<56> 우선, 도 4a에 도시된 바와 같이, 유리와 같은 절연물질 또는 반도체물질로 이루어진 기판(201) 상에 금속을 적층하여 금속층(203)을 형성한 후 그 위에 TiO_x , 특히 TiO_2 를 적층하여 TiO_2 층(210)을 형성한다. 상기 TiO_2 층(210)은 증착이나 스펀터링에 의해 직접 금속층(203) 위에 형성할 수도 있으며, 금속층(203)에 Ti를 적층한 후 열을 인가하거나 광을 조사하여 산화시킴으로써 형성할 수도 있다.

<57> 이후, 도 4b에 도시된 바와 같이, 마스크(207)를 사용하여 패턴이 형성될 영역을 제외한 나머지 영역을 블로킹한 상태에서 자외선이나 레이저와 같은 광을 조사한다. 상기 자외선 또는 레이저의 조사에 의해, TiO_2 층의 표면은 친수특성을 갖게 된다.

<58> 일반적으로 TiO_2 는 광촉매 물질로 알려져 있으며, 소수특성을 갖는다. 이러한 TiO_2 에 자외선이나 레이저를 조사하면, 표면에 OH기가 생성되어 친수성을 띠게 된다.

<59> 도 5에 자외선의 조사시간과 TiO_2 층의 접촉각에 대한 그래프가 도시되어 있다. 이 때, a곡선은 스퍼터링 방법에 의해 형성되는 TiO_2 층에 대한 곡선이며, b곡선의 200°C의 온도에서 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법에 의해 형성된 TiO_2 층에 대한 곡선이고 c곡선은 000°C의 온도에서 PECVD방법에 의해 형성된 TiO_2 층에 대한 곡선이다. 접촉각은 액체가 고체 표면에서 열역학적인 평형을 이룰 때 이루는 각을 말한다. 이러한 접촉각은 고체표면의 젖음성(Wettability), 즉 친수성을 나타내는 척도로서, 친수성이 강할 수록 그 각도가 작게 된다. 도 5에 도시된 바와 같이, TiO_2 층에 자외선을 조사함에 따라 접촉각이 점차로 작아지며, 1시간 이상 자외선을 조사했을 때 접촉각이 0에 가까워짐(친수성을 갖는다는 의미)을 알 수 있다.

<60> 자외선 또는 레이저의 조사에 의해 도 4c에 도시된 바와 같이, TiO_2 층은 표면(211)이 친수성을 갖는 제1 TiO_2 층(210a)과 소수성을 갖는 제2 TiO_2 층(210b)으로 분리된다.

<61> 상기와 같이, 서로 다른 표면 성질을 갖고 있는 TiO_2 층에 H_2SO_4 나 알칼리계의 에천트를 작용시키면, 친수성을 갖는 제1 TiO_2 층(210a)의 OH기가 H_2SO_4 의 SO_4^{2-} 와 결합된다. 즉, TiO_2 층의 표면이 OH기에 의해 보호되는 것이다. 따라서, 소수성을 갖는 제2 TiO_2 층(210b)만이 에천트에 의해 제거되어 도 4d에 도시된 바와 같이 상기 금속층(203) 위에는 제1 TiO_2 층(210a), 즉 원하는 패턴에 대응하는 TiO_2 패턴만이 남아 있게 된다.

<62> 이어서, 도 4e에 도시된 바와 같이, 제1TiO₂층(210a)에 의해 금속층(203)의 일부를 차단한 상태에서 에칭액을 작용시킨 후, 도 4f에 도시된 바와 같이 Cl₂/N₂나 CF₄/Cl₂와 같은 가스를 이용하여 상기 제1TiO₂층(210a)를 제거하여 기판(201) 상에 금속패턴을 형성한다.

<63> 상술한 바와 같이, 본 발명의 패턴형성방법에서는 Ti와 같은 금속과 그 금속산화물의 에칭속도 차이 및 TiO₂의 표면특성에 의해 패턴을 형성할 수 있게 된다. 그런데, 이러한 Ti와 TiO₂의 공정은 주로 진공챔버에서 이루어지며, 대다수의 반도체소자나 표시소자의 공정 역시 진공챔버에서 이루어지다. 따라서, Ti와 TiO₂의 처리를 반도체소자의 공정에서 실행할 수 있게 되므로, 제조공정이 단순화되고 그 비용도 절감할 수 있게 된다.

<64> 상기와 같은 패턴형성방법은 금속패턴, 절연패턴, 반도체패턴 등과 같은 모든 패턴의 형성에 사용될 수 있다. 또한, 이러한 방법은 다양한 전기소자, 예를 들어 반도체소자와 액정표시소자와 같은 표시소자에 적용할 수 있게 된다.

<65> 이하에서는 본 발명의 패턴형성방법을 적용하여 전기소자를 제작하는 방법을 설명한다.

<66> 우선, 도면을 참조하여 액정표시소자 제조방법을 설명한다.

<67> 액정표시소자는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 LCD는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가

함에 따라 TV에 적용할 수 있는 대면적 LCD에 대한 연구가 더욱 활발히 이루어지고 있다.

<68> 일반적으로 LCD는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스 (active matrix) 박막트랜지스터(Thin Film Transistor) LCD가 주로 사용되고 있다.

<69> 도 6에 상기 TFT LCD의 패널(360) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(350)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(351)과 데이터라인(352)이 형성되어 있다. 일반적으로 이러한 화소는 N개의 게이트라인(351)과 M개의 데이터라인(352)에 의해 N*M개가 형성되지만 도면에는 설명의 편의를 위해 하나의 화소만을 도시하였다.

<70> 도면에 도시된 바와 같이, 각 화소에는 박막트랜지스터(353)가 배치되어 있다. 상기 박막트랜지스터(353)는 상기 게이트라인(351)과 연결된 게이트전극(354)과, 상기 게이트전극(354) 위에 형성되어 게이트전극(354)에 주사신호가 인가됨에 따라 활성화되는 반도체층(355)과, 상기 반도체층(355) 위에 형성된 소스전극(156) 및 드레인전극(357)으로 구성된다. 화소의 표시영역에는 상기 드레인전극(357)과 연결되어 반도체층(355)이 활성화됨에 따라 상기 소스전극(356) 및 드레인전극(357)을 통해 화상신호가 인가되어 액정(도면표시하지 않음)을 동작시키는 화소전극(359)이 형성되어 있으며, 박막트랜지스터(353) 근처와 게이트라인(351) 및 데이터라인(352) 근처로 광이 누설되는 것을 방지하기 위한 블랙매트릭스(black matrix;372)가 형성되어 있다.

<71> 이하, 도 7을 참조하여 액정표시소자의 구조에 대해 더욱 상세히 설명한다.

<72> 도면에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 하부 기판(360)상에는 금속으로 이루어진 게이트전극(355)이 형성되어 있으며, 상기 게이트전극(355)이 형성된 기판(360) 전체에 걸쳐서 게이트절연층(362)이 적층되어 있다. 상기 게이트절연층(362) 위에는 반도체층(355)이 형성되어 있으며, 그 위에 금속으로 이루어진 소스전극(356) 및 드레인전극(357)이 형성되어 있다. 소스전극(356) 및 드레인전극(357)이 형성된 하부기판(360) 전체에 걸쳐서 보호층(passivation layer;364)이 형성되어 있다. 상기 보호층(364) 위에는 ITO(Indium Tin Oxide)와 같은 투명한 금속으로 이루어진 화소전극(359)이 형성되어 상기 보호층(364)에 형성된 컨택홀(contact hole;365)을 통해 TFT(353)의 드레인전극(357)에 전기적으로 접속된다.

<73> 또한, 상부 기판(370)에는 화소의 화상 비표시영역, 즉 화소와 화소 사이 및 TFT영역으로 광이 누설되어 화질이 저하되는 것을 방지하기 위한 광차단층인 블랙매트릭스(372)가 형성되어 있으며, 화상표시영역에는 실제 컬러를 구현하는 컬러필터층(374)이 형성되어 있다. 도면에는 도시하지 않았지만, 상기 컬러필터층(374) 위에는 ITO와 같은 투명한 금속으로 이루어진 공통전극이 형성되어 있다.

<74> 상기와 같이, TFT(353)가 형성된 하부 기판(360)과 컬러필터층(374)이 형성된 상부 기판(370) 사이에는 액정층(380)이 형성되어 액정표시소자가 완성된다.

<75> 상기와 같은 구조의 액정표시소자를 제작하기 위해서, 게이트전극(354) 형성공정, 반도체층(355) 형성공정, 소스전극(356) 및 드레인전극(357) 형성공정, 컨택홀(365) 형성을 위한 보호막(364) 형성공정, 화소전극(359) 형성공정 등 총 5번의 마스크공정이 필요하게 된다. 따라서, 포토레지스트를 이용한 종래 제조방법을 이용하는 경우, 게이트금속 적층공정과 반도체 적층공정 사이, 반도체 적층공정과 소스금속 적층공정 사이, 소스

금속 적층공정과 보호막 형성공정 사이, 보호막 형성공정과 화소전극용 금속 적층공정 사이, 화소전극용 금속 적층 공정후에 각각 포토공정이 필요하게 된다. 따라서, 제조공정이 복잡하게 되고 제조비용이 증가하게 된다.

<76> 본 발명에서는 도 2a~도 2f 및 도 4a~도 4f에 도시한 패턴형성방법을 이용하여 액정표시소자를 제작한다. 즉, 각 포토리소래피 공정시 Ti와 같은 금속과 TiO_x와 같은 금속산화물 사이의 에칭선택비(즉, 에칭속도의 차)를 이용하거나 TiO₂의 표면특성 차이를 이용하여 각각의 패턴을 형성한다.

<77> 상기와 같은 방법을 도 8a~도 8g을 참조하여 상세히 설명하면 다음과 같다. 이때, 도면에 도시된 방법은 Ti를 적층한 후 산화시켜 패턴을 형성하는 방법에 관한 것이다. 도면 및 설명에는 생략했지만, 본 발명의 액정표시소자 제조방법은 TiO₂의 표면특성 차이(즉, 소수성 및 친수성)를 이용한 패턴형성방법에도 동일하게 적용될 수 있을 것이다.

<78> 우선, 도 8a에 도시된 바와 같이, 유리와 같은 투명물질로 이루어진 하부기판(360) 위에 Al, Al합금 또는 Cu와 같은 금속을 적층하여 금속층(354a)을 형성한 후 그 위에 Ti층(305)을 형성한다. 이어서, 상기 Ti층(305) 상부에 마스크(307)를 위치시킨 후 자외선이나 레이저와 같은 광을 조사하면, 광이 조사된 영역의 Ti가 산화되어 TiO_x로 된다. 그 후, 에칭액(예를 들면, HF와 같은 산)을 작용하면, Ti가 제거되어 상기 금속층(354a) 위에는 도 8b에 도시된 바와 같이 TiO_x패턴(305a)만이 남아 있게 된다.

<79> 상기와 같이 TiO_x패턴(305a)으로 금속층(354a)을 블로킹한 상태에서 에칭액을 작용시키면 블로킹된 영역을 제외한 나머지 영역의 금속층(354a)이 제거되며, 계속하여 상기 TiO_x패턴(305a)을 에칭하면 하부기판(360) 위에 게이트전극(354)이 형성된다. 이어서, 도 8c에 도시된 바와 같이, 하부기판(360) 전체에 걸쳐서 CVD(Chemical Vapor

Deposition) 방법에 의해 게이트절연층(362)을 형성하고 그 위에 반도체층(355a)을 적층한 후, 상기 반도체층(355a) 위에 Ti층(306)을 다시 형성한다. 마스크(308)를 이용하여 상기 Ti층(306)를 블로킹한 상태에서 자외선이나 레이저와 같은 광을 조사하면, 광이 조사된 영역의 Ti가 산화되어 Ti_{0x}로 된다.

<80> 이어서, 도 8d에 도시된 바와 같이, 일부 영역이 Ti_{0x}로 산화된 Ti층(306)에 산과 같은 에칭액을 작용시키면 상기 Ti_{0x}패턴만이 남아 있게 되며, 계속하여 상기 Ti_{0x}패턴으로 반도체층(355a)의 일부를 블로킹한 상태에서 에칭가스로 상기 반도체층(355a)을 에칭하고 Ti_{0x}패턴을 제거하면 게이트전극(354) 위에만 반도체층(355)이 남아 있게 된다.

<81> 그후, 도 8e에 도시된 바와 같이, 상기 반도체층(355) 위에 Cr, Mo, Al, Al합금, Cu와 같은 금속으로 이루어진 소스전극(356) 및 드레인전극(357)을 형성하여 TFT를 완성한다. 도면에는 도시하지 않았지만, 상기 소스전극(356) 및 드레인전극(357) 역시 게이트전극(354)과 동일한 공정에 의해 형성된다. 즉, Ti에 광을 조사하여 산화시키고 이를 에칭하여 Ti_{0x}패턴을 형성한 후 이 Ti_{0x}패턴에 의해 소스전극(356) 및 드레인전극(357)을 형성하는 것이다.

<82> 상기와 같이, TFT가 형성된 하부기판(360)에는 도 8f에 도시된 바와 같이 보호층(364)이 형성되며, 그 위에 ITO와 같은 투명금속이 적층되어 화소전극(359)이 형성된다. 이때, 상기 화소전극(359)는 보호층(364)에 형성된 컨택홀(365)을 통해 TFT의 드레인전극(357)에 전기적으로 접속된다. 상기 보호층(364)의 컨택홀(365)과 화소전극(359)의 패터닝도 Ti를 이용한 포토리소그래피공정에 의해 이루어진다.

<83> 이어서, 도 8g에 도시된 바와 같이, 상부기판(370)에 Cr/CrO_x나 블랙수지로 이루어진 블랙매트릭스(372)를 형성하고 컬러필터층(374)을 형성한 후, 하부기판(360)과 상부기판(370)을 합착하고 그 사이에 액정층(380)을 형성함으로써 액정표시소자를 완성한다.

<84> 상술한 바와 같이, 본 발명에서는 Ti와 TiO_x의 에칭선택비를 이용한 패턴형성방법을 적용하여 액정표시소자를 제조하였다. 이러한 패턴형성방법을 적용함으로써 액정표시소자의 전체적인 제조공정이 단순화되고 그 제조비용도 절감될 수 있게 된다.

<85> 또한, 본 발명의 패턴형성방법은 반도체소자의 제조방법에도 적용될 수 있는데, 이하에서 이를 상세히 설명한다.

<86> 도 9a~9f는 새로운 패턴형성방법이 적용된 반도체소자 제조방법을 나타내는 도면이다. 우선, 도 9a에 도시된 바와 같이, 반도체웨이퍼와 같은 반도체기판(460)상에 절연층(462)을 적층한 후 그 위에 폴리실리콘(p-Si)과 같은 다결정 반도체층(454)을 형성하고, 이어서 상기 다결정반도체층(454) 위에 Ti층(405)을 형성한다.

<87> 그후, 도 9b에 도시된 바와 같이, 상기 Ti층(405)의 일부 영역을 마스크(407)로 블로킹시킨 상태에서 자외선이나 레이저와 같은 광을 조사하면 광이 조사된 영역의 Ti가 산화되어 TiO_x로 되며, 이 Ti층(405)에 산과 같은 에칭액이나 Cl₂가스나 CF₄/Cl₂/O₂가스와 같은 Cl₂ 혼합가스 등의 에칭가스를 작용하면 Ti가 제거되어 다결정반도체층(454)위에는 도 9c에 도시된 바와 같이 TiO_x패턴(405a)만이 남아 있게 된다.

<88> 상기 TiO_x패턴(405a)으로 다결정반도체층(454)을 블로킹한 상태에서 에칭액을 작용시켜 절연층(462a)과 다결정반도체층(454a)을 에칭하고 상기 TiO_x패턴(405a)를 제거하면, 도 4d에 도시된 바와 같이 반도체기판(460) 위에는 게이트절연층(462)과 그

위의 게이트전극(454)만이 남아 있게 된다. 이어서, 도 9e에 도시된 바와 같이, 게이트전극(454)으로 상기 반도체기판(460)을 블로킹한 상태에서 반도체기판(460)에 이온을 주입하면, 반도체기판(460)에는 도 9f에 도시된 바와 같이 소스영역(456) 및 드레인영역(457)이 형성되어 반도체소자를 완성하게 된다.

<89> 한편, 절연층(462a)과 다결정반도체층(454a)은 동시에 에칭될 수도 있지만 별개의 공정에 의해 에칭될 수도 있다. 또한, 절연층(462a)은 이온의 주입후에 에칭될 수도 있다. 이 경우 상기 절연층(462a)은 이온주입에 의해 반도체기판(460)이 영향받는 것을 방지하기 위한 버퍼층(buffer layer)의 역할을 한다.

<90> 상기 반도체소자 제조방법에서는 Ti에 광을 조사하여 일부 영역을 TiO_x로 산화시킨 후 그 에칭선택비에 의해 패턴을 형성하지만, TiO₂의 표면특성차이(친수성 및 소수성)에 의해 패턴을 형성할 수도 있다.

<91> 상술한 바와 같이, 본 발명의 패턴형성방법은 액정표시소자와 같은 표시장치나 반도체소자의 각종 패턴을 형성하는데 유용하게 사용될 수 있다. 또한, 설명에는 개시하지 않았지만, 본 발명의 패턴형성방법은 금속패턴이나 절연패턴 등이 사용되는 모든 전기 소자에 적용될 수 있을 것이다.

【발명의 효과】

<92> 상술한 바와 같이, 본 발명에 따른 패턴형성방법에서는 종래의 포토레지스트를 사용하는 대신에 Ti와 같은 금속과 그 금속산화물(예를 들어, TiO_x)를 사용하기 때문에, 다음과 같은 효과를 얻을 수 있게 된다.

<93> 첫째, 제조공정이 간단해진다. 포토레지스트를 이용한 패턴형성방법에서는 포토레지스트를 도포한 후 베이킹공정(소프트베이킹 및 하드베이킹)이 필요하며, 포토레지스트를 제거할 경우에도 에이싱(ashing)공정이 필요하게 되지만 본 발명의 패턴형성방법에서는 이러한 공정이 필요없게 되어 제조공정이 간단해진다.

<94> 둘째, 제조비용이 증가한다. 포토레지스트공정은 각각의 패턴(예를 들어, 금속패턴, 절연패턴, 반도체패턴)을 형성하기 위한 공정과는 별개의 공정이다. 따라서, 전기소자 제조라인의 각 공정마다 포토레지스트공정을 위한 고가의 장비(예를 들어, 스피너터(spin coater))가 필요하게 된다. 반면에, 본 발명의 패턴형성공정은 전기소자의 공정과 동일한 공정에서 진행될 수 있다. 예를 들어, 금속패턴을 형성하는 경우 에칭대상물인 금속층과 Ti층은 진공챔버내에서 동일한 방법(증착 또는 스퍼터링)에 의해 형성될 수 있기 때문에, 별도의 장비가 필요없게 된다. 따라서, 포토레지스트를 사용하는 종래의 패턴형성방법에 비해 제조비용이 대폭 감소하게 된다. 본 발명의 패턴형성방법을 이용하여 TFT를 제작하는 경우 패턴형성에 소모되는 비용은 TFT의 총제작비의 약 15~20%로 된다. 이러한 비율은 약 40~45%를 차지하는 포토레지스트를 이용한 방법에 비해 대폭 감소하였으며, 이것은 TFT 제작비용이 감소하였음을 의미한다.

<95> 셋째, 환경오염을 감소시킬 수 있다. 일반적으로 포토레지스트의 도포는 스피너팅에 이루어진다. 그런데, 스피너팅방법은 폐기되는 포토레지스트가 생길 수 밖에 없는데, 이러한 포토레지스트이 폐기에 의해 환경오염이 발생하게 된다. 더욱이, 포토레지스트이 폐기는 제조비용을 상승시키는 원인으로 작용한다. 반면에, 본 발명에서는 상기와 같은 포토레지스트의 폐기가 발생하지 않기 때문에, 환경오염을 미연에 방지할 수 있다.

<96> 넷째, 전기소자의 불량을 방지할 수 있다. 스피코팅에 의해 도포되는 포토레지스트는 그 두께를 정확하게 제어하기가 힘들다. 따라서, 포토레지스트가 불균일하게 도포되는 경우 포토레지스트의 스트립(strip) 공정시 미제거된 포토레지스트가 잔류하게 되는데, 이것은 패턴형성공정시 패턴불량의 원인이 된다. 반면에, 본 발명의 패턴형성방법에서는 증착이나 스퍼터링에 의해 Ti나 TiO₂를 적층하기 때문에, 그 두께를 정확하게 제어할 수 있으므로, 상기와 같은 패턴불량이 발생하는 것을 방지할 수 있게 된다.

【특허청구범위】**【청구항 1】**

기판상에 에칭대상층을 형성하는 단계;

상기 에칭대상층 위에 Ti층을 형성하는 단계;

마스크를 이용하여 상기 Ti층의 일부 영역에 광을 조사하여 Ti_{0x}층을 형성하는 단계;

상기 Ti를 에칭하여 Ti_{0x}패턴을 형성하는 단계;

상기 Ti_{0x}패턴으로 에칭대상층을 블로킹한 상태에서 상기 에칭대상층을 에칭하는 단계; 및

상기 Ti_{0x}패턴을 에칭하는 단계로 구성된 패턴형성방법.

【청구항 2】

제1항에 있어서, 상기 광은 차외선 또는 레이저인 것을 특징으로 하는 방법.

【청구항 3】

제1항에 있어서, 광이 조사됨에 따라 상기 Ti가 산화되어 Ti_{0x}층이 형성되는 것을 특징으로 하는 방법.

【청구항 4】

제1항에 있어서, 상기 Ti를 에칭하는 단계는 Ti층에 산을 포함하는 에칭액을 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 5】

제4항에 있어서, 상기 산은 HF를 포함하는 것을 특징으로 하는 방법.

【청구항 6】

제1항에 있어서, 상기 Ti를 에칭하는 단계는 Ti층에 Cl₂가스를 포함하는 에칭가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 7】

제1항에 있어서, 상기 Ti를 에칭하는 단계는 Cl₂ 혼합가스를 포함하는 에칭가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 8】

제7항에 있어서, 상기 Cl₂ 혼합가스는 CF₄/Cl₂/O₂가스를 포함하는 것을 특징으로 하는 방법.

【청구항 9】

제1항에 있어서, 상기 TiOx패턴을 에칭하는 단계는 TiO패턴에 H₂SO₄를 포함하는 에칭액을 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 10】

제1항에 있어서, 상기 TiOx패턴을 에칭하는 단계는 TiO패턴에 알칼리계 에칭액을 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 11】

제1항에 있어서, 상기 TiOx패턴을 에칭하는 단계는 TiO패턴에 Cl₂/N₂가스를 포함하는 에칭가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 12】

제1항에 있어서, 상기 TiO_x 패턴을 에칭하는 단계는 TiO 패턴에 CF_4/Cl_2 가스를 포함하는 에칭 가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 13】

제1항에 있어서, 상기 에칭 대상층은 금속층, 절연층, 반도체층을 포함하는 것을 특징으로 하는 방법.

【청구항 14】

제1항에 있어서, 상기 Ti 층은 에칭 대상층과 동일한 공정에서 형성되는 것을 특징으로 하는 방법.

【청구항 15】

기판상에 에칭 대상층을 형성하는 단계;

Ti 층을 형성하는 단계;

상기 Ti 층의 일부 영역을 산화시켜 TiO_x 층을 형성하는 단계;

상기 Ti 층을 에칭하여 TiO_x 패턴을 형성하는 단계;

상기 TiO_x 패턴으로 에칭 대상층을 블로킹한 상태에서 상기 에칭 대상층을 에칭하는 단계; 및

상기 TiO_x 패턴을 에칭하는 단계로 구성된 패턴 형성 방법.

【청구항 16】

제15항에 있어서, 상기 Ti 층의 일부를 산화시키는 단계는 마스크를 이용하여 상기 Ti 층에 광을 조사하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 17】

제16항에 있어서, 상기 광은 자외선 및 레이저를 포함하는 것을 특징으로 하는 방법.

【청구항 18】

기판상에 에칭대상층을 형성하는 단계;

상기 에칭대상층 위에 제1영역 및 제2영역으로 이루어진 TiO_2 층을 형성하는 단계;

마스크를 이용하여 상기 TiO_2 층의 제1영역에 광을 조사하는 단계;

제 2영역의 TiO_2 층을 에칭하는 단계;

상기 제1영역의 TiO_2 층으로 에칭대상층을 블로킹한 상태에서 상기 에칭대상층을 에칭하는 단계; 및

상기 제1영역의 TiO_2 층을 에칭하는 단계로 구성된 패턴형성방법.

【청구항 19】

제18항에 있어서, 상기 TiO_2 층을 형성하는 단계는 에칭대상층 위에 TiO_2 를 적층하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 20】

제18항에 있어서, 상기 TiO_2 층을 형성하는 단계는,

에칭대상층 위에 Ti를 적층하여 Ti층을 형성하는 단계; 및

상기 Ti층을 산화시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 21】

제20항에 있어서, 상기 Ti 층의 산화는 광의 조사에 의해 이루어지는 것을 특징으로 하는 방법.

【청구항 22】

제18항에 있어서, 상기 광은 자외선 또는 레이저인 것을 특징으로 하는 방법.

【청구항 23】

제18항에 있어서, 광이 조사됨에 따라 상기 소수성을 갖는 제1영역의 TiO_2 표면이 친수성으로 변환되는 것을 특징으로 하는 방법.

【청구항 24】

제18항에 있어서, 상기 제2영역의 TiO_2 층을 에칭하는 단계는 TiO_2 층에 H_2SO_4 를 포함하는 에칭액을 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 25】

제18항에 있어서, 상기 제2영역의 TiO_2 층을 에칭하는 단계는 TiO_2 층에 알칼리계 에칭액을 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 26】

제18항에 있어서, 상기 제1영역의 TiO_2 층을 에칭하는 단계는 제1영역의 TiO_2 층에 Cl_2/N_2 가스를 포함하는 에칭가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 27】

제18항에 있어서, 상기 제1영역의 TiO_2 층을 에칭하는 단계는 제1영역의 TiO_2 층에 CF_4/Cl_2 가스를 포함하는 에칭가스를 작용시키는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 28】

제18항에 있어서, 상기 에칭대상층은 금속층, 절연층, 반도체층을 포함하는 것을 특징으로 하는 방법.

【청구항 29】

제18항에 있어서, 상기 Ti 층은 에칭대상층과 동일한 공정에서 형성되는 것을 특징으로 하는 방법.

【청구항 30】

기판상에 에칭대상층을 형성하는 단계;

상기 에칭대상층 위에 TiO_2 층을 형성하는 단계;

표면이 소수특성을 갖는 TiO_2 층의 일부 영역을 친수특성으로 변환시키는 단계;

소수특성의 TiO_2 층을 에칭하여 친수특성의 TiO_2 패턴을 형성하는 단계;

상기 TiO_2 패턴으로 에칭대상층을 블로킹한 상태에서 상기 에칭대상층을 에칭하는 단계; 및

상기 TiO_2 패턴을 에칭하는 단계로 구성된 패턴형성방법.

【청구항 31】

제30항에 있어서, TiO_2 층을 소수특성에서 친수특성으로 변환시키는 단계는 상기 TiO_2 층에 광을 조사하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 32】

제31항에 있어서, 상기 광은 자외선 및 레이저를 포함하는 것을 특징으로 하는 방법.

【청구항 33】

에 칭대상층을 제공하는 단계;

상기 에칭대상층 위에 금속층을 형성하는 단계;

상기 금속층의 일부 영역을 산화시켜 금속산화물층을 형성하는 단계;

제 1에 칭수단을 작용시켜 상기 금속층을 제거하는 단계;

상기 금속산화물층을 이용하여 에칭대상층을 에칭하는 단계; 및

제2에 칭수단을 이용하여 상기 금속산화물층을 에칭하는 단계로 구성된 패턴형성방법.

【청구항 34】

제33항에 있어서, 상기 금속층은 Ti 층을 포함하는 것을 특징으로 하는 방법.

【청구항 35】

제34항에 있어서, 상기 금속산화물층은 TiO_x 층을 포함하는 것을 특징으로 하는 방법.

【청구항 36】

제33항에 있어서, 상기 제1에 청수단은 금속층에 대한 에칭속도가 금속산화물층에 대한 에칭속도 보다 큰 에칭액인 것을 특징으로 하는 방법.

【청구항 37】

제33항에 있어서, 상기 제1에 청수단은 금속층에 대한 에칭속도가 금속산화물층에 대한 에칭속도 보다 큰 에칭가스인 것을 특징으로 하는 방법.

【청구항 38】

제33항에 있어서, 상기 제2에 청수단은 금속산화물층에 대한 에칭속도가 금속층에 대한 에칭속도 보다 큰 에칭액인 것을 특징으로 하는 방법.

【청구항 39】

제33항에 있어서, 상기 제2에 청수단은 금속산화물층에 대한 에칭속도가 금속층에 대한 에칭속도 보다 큰 에칭가스인 것을 특징으로 하는 방법.

【청구항 40】

기판을 제공하는 단계;

금속마스킹층을 이용하여 기판위에 게이트전극을 형성하는 단계;

상기 기판위에 게이트절연층을 적층하는 단계;

금속마스킹층을 이용하여 게이트절연층 위에 반도체층을 형성하는 단계;

금속마스킹층을 이용하여 상기 반도체층 위에 소스/드레인전극을 형성하는 단계;

상기 기판 전체에 걸쳐서 보호층을 형성하는 단계; 및

상기 보호층 위에 화소전극을 적층하는 단계로 구성된 액정표시소자 제조방법.

【청구항 41】

제40항에 있어서, 상기 금속마스킹층은 Ti로 이루어진 것을 특징으로 하는 방법.

【청구항 42】

제41항에 있어서, 상기 게이트전극을 형성하는 단계는,

기판위에 금속층을 형성하는 단계;

상기 금속층 위에 Ti로 이루어진 금속마스킹층을 형성하는 단계;

마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 Ti_{0x}층으로 산화시키는 단계;

산화되지 않은 금속마스킹층을 에칭하는 단계;

상기 Ti_{0x}층을 이용하여 상기 금속층을 에칭한 후 상기 Ti_{0x}층을 제거하여 게이트전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 43】

제41항에 있어서, 상기 반도체층을 형성하는 단계는,

게이트 절연층 위에 반도체층을 적층하는 단계;

상기 반도체층 위에 Ti로 이루어진 금속마스킹층을 형성하는 단계;

마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 Ti_{0x}층으로 산화시키는 단계;

산화되지 않은 금속마스킹층을 에칭하는 단계;

상기 Ti_{0x}층을 이용하여 상기 반도체층을 에칭한 후 상기 Ti_{0x}층을 제거하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 44】

제41항에 있어서, 상기 소스/드레인전극을 형성하는 단계는,
반도체층 위에 금속층을 형성하는 단계;
상기 금속층 위에 Ti로 이루어진 금속마스킹층을 형성하는 단계;
마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 Ti_{0x}층으로 산화시키는 단계;
산화되지 않은 금속마스킹층을 에칭하는 단계;
상기 Ti_{0x}층을 이용하여 상기 금속층을 에칭한 후 상기 Ti_{0x}층을 제거하여 소스/드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 45】

제41항에 있어서, 상기 화소전극을 형성하는 단계는,
보호층 위에 ITO(Indium Tin Oxide)층을 형성하는 단계;
상기 ITO층 위에 Ti로 이루어진 금속마스킹층을 형성하는 단계;
마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 Ti_{0x}층으로 산화시키는 단계;
산화되지 않은 금속마스킹층을 에칭하는 단계;
상기 Ti_{0x}층을 이용하여 상기 ITO를 에칭한 후 상기 Ti_{0x}층을 제거하여 화소전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 46】

제40항에 있어서, 상기 금속마스킹층은 Ti₀₂로 이루어진 것을 특징으로 하는 방법.

【청구항 47】

제46항에 있어서, 상기 게이트전극을 형성하는 단계는,

기판위에 금속층을 형성하는 단계;

상기 금속층 위에 TiO_2 로 이루어진 금속마스킹층을 형성하는 단계;

마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 소수특성을 친수특성으로 변환시키는 단계;

소수특성의 마스킹층을 에칭하는 단계;

상기 친수특성의 금속마스킹층을 이용하여 상기 금속층을 에칭한 후 상기 금속마스킹층을 제거하여 게이트전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 48】

제46항에 있어서, 상기 반도체층을 형성하는 단계는,

절연층 위에 반도체층을 적층하는 단계;

상기 반도체층 위에 TiO_2 로 이루어진 금속마스킹층을 형성하는 단계;

마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 소수특성을 친수특성으로 변환시키는 단계;

소수특성의 마스킹층을 에칭하는 단계;

상기 친수특성의 금속마스킹층을 이용하여 상기 반도체층을 에칭한 후 상기 금속마스킹층을 제거하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 49】

제46항에 있어서, 상기 소스/드레인전극을 형성하는 단계는,
반도체층 위에 금속층을 형성하는 단계;
상기 금속층 위에 TiO_2 로 이루어진 금속마스킹층을 형성하는 단계;
마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 소수특성을 친수특성으로 변환시키는 단계;
소수특성의 마스킹층을 에칭하는 단계;
상기 친수특성의 금속마스킹층을 이용하여 상기 금속층을 에칭한 후 상기 금속마스킹층을 제거하여 소스/드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 50】

제46항에 있어서, 상기 화소전극을 형성하는 단계는,
보호층 위에 ITO층을 형성하는 단계;
상기 ITO층 위에 TiO_2 로 이루어진 금속마스킹층을 형성하는 단계;
마스크를 사용하여 일부 영역의 금속마스킹층에 광을 조사하여 소수특성을 친수특성으로 변환시키는 단계;
소수특성의 마스킹층을 에칭하는 단계;
상기 친수특성의 금속마스킹층을 이용하여 상기 ITO층을 에칭한 후 상기 금속마스킹층을 제거하여 화소전극을 형성하는 단계로 이루어진 것을 특징으로 하는 방법.

【청구항 51】

반도체기판상에 절연층을 적층하는 단계;

상기 절연층 위에 금속층을 형성하는 단계;

상기 금속층 위에 Ti층을 형성하는 단계;

마스크를 이용하여 상기 Ti층의 일부에 광을 조사해서 TiO_x 으로 산화시키는 단계;

산화되지 않은 Ti층을 에칭하여 TiO_x 패턴을 형성하는 단계;

상기 TiO_x 패턴을 이용하여 금속층을 에칭하고 TiO_x 패턴을 제거하여 게이트전극을 형성하는 단계; 및

상기 반도체기판에 이온을 주입하여 소스/드레인영역을 형성하는 단계로 구성된 반도체소자 제조방법.

【청구항 52】

제51항에 있어서, 이온은 반도체기판 위에 형성된 절연층을 통해 주입되는 것을 특징으로 하는 방법.

【청구항 53】

제51항에 있어서, 상기 절연층은 금속층과 동시에 에칭되는 것을 특징으로 하는 방법.

【청구항 54】

제53항에 있어서, 이온은 반도체기판에 직접 주입되는 것을 특징으로 하는 방법.

【청구항 55】

반도체기판상에 절연층을 적층하는 단계;

상기 절연층 위에 금속층을 형성하는 단계;

상기 금속층 위에 TiO_2 층을 형성하는 단계;

마스크를 이용하여 소수특성의 상기 TiO_2 의 일부에 광을 조사해서 친수특성으로 변환시키는 단계;


소수특성의 TiO_2 층을 에칭하는 단계;

친수특성의 TiO_2 층을 이용하여 금속층을 에칭하고 상기 TiO_2 층을 제거하여 게이트 전극을 형성하는 단계; 및


상기 반도체기판에 이온을 주입하여 소스/드레인영역을 형성하는 단계로 구성된 반도체소자 제조방법.

【도면】


【도 1a】




【도 1b】




【도 1c】




【도 1d】




【도 1e】




【도 1f】




【도 2a】




【도 2b】




【도 2c】




【도 2d】




【도 2e】




【도 2f】




【도 3a】




【도 3b】




【도 3c】




【도 4a】




【도 4b】




【도 4c】




【도 4d】




【도 4e】




【도 4f】




【도 5】




【도 6】




【도 7】




【도 8a】




【도 8b】




【도 8c】




【도 8d】




【도 8e】




【도 8f】




【도 8g】




【도 9a】




【도 9b】




【도 9c】



【도 9d】



【도 9e】



【도 9f】

